Техническое описание
устройства цифровой обработки сигналов DIO7K.
1 Назначение.
Устройство цифровой обработки сигналов DIO7K (далее – устройство) предназначено для:
- приема цифрового потока данных от внешних устройств через интерфейсы ввода-вывода,
- накопления, преобразования и обработки информации принятого потока данных по алгоритмам, программируемым пользователем,
- выдачу результатов обработки информации через интерфейсы ввода-вывода на внешние устройства.
2 Состав устройства.
В состав устройства входят:
- контроллер высокоскоростного оптического интерфейса (опционально вместо высокоскоростного оптического интерфейса может устанавливаться АЦП),
- контроллер высокоскоростного дифференциального интерфейса,
- контроллер шины CompactPCI,
- четыре микросхемы динамической памяти, с объемом каждой 256 Мб,
- микросхема FPGA,
- буферы для 24 низкоскоростных цифровых входов,
- буферы для 24 низкоскоростных цифровых выходов,
- преобразователи уровня для портов RS232,
- плата печатная.
3 Технические характеристики.
3. 1 Устройство выполнено в виде платы стандарта CompactPCI 3U.
Устройство полностью совместимо с объединительной платой (backplaine) CP3-BP8-M-RIO (Производства Kontron).
3.2 Контроллер высокоскоростного оптического интерфейса обеспечивает обмен данными со скоростью не менее 1 Гбит.
3.3 Контроллер высокоскоростного дифференциального интерфейса обеспечивает обмен данными со скоростью не менее 100 Мбит.
3.4 Контроллер шины CompactPCI на плате обеспечивает передачу данных по шине 32bit/33MHz как в режиме SLAVE, так и в режиме MASTER. Устройство совместимо по уровням сигналов шины CompactPCI как с шиной 3.3 V, так и с шиной 5 V. Контроллер шины CompactPCI обеспечивает возможность считывания и записи в 32 регистра пользователя. Каждый из таких регистров имеет разрядность 32 бит.
3.5 Конструкция платы (трассировка проводников, количество слоев) обеспечивает:
1) уровень взаимных помех по сигнальным цифровым цепям - не более 100 mV,
2) уровень помех по цепям питания, земли между любой точкой платы - не более 100mV,
3) прохождение цифровых сигналов (в пределах печатной платы) с нарастанием/спадом фронтов 3-5 ns без искажений.
3.6 Конструкция печатной платы устройства обеспечивает возможность установки микросхем FPGA следующих типов: XC7K325T-1FFG900I, XC7K410T-1FFG900I.
3.7 На печатной плате устройства от микросхемы FPGA до каждой из четырех микросхем памяти разведена отдельная шина адреса, шина данных и управляющие сигналы.
3.8 Устройство имеет вход “RESET”, при подаче на который уровня логического нуля устройство сбрасывается в исходное состояние. Вход “RESET” буферизирован (нет прямого электрического соединения между соответствующим выводом разъема и выводом микросхемы FPGA).
3.9 Устройство может работать как от внутреннего, так и от внешнего источника тактового сигнала. Переключение источника тактового сигнала не оперативное – осуществляется с помощью запаянной в плату перемычки по требованию заказчика. По умолчанию, при поставке устройства перемычка запаяна на внутренний источник тактового сигнала.
3.10 Для индикации цепей управления на печатной плате устройства установлены 8 светодиодов, управляемых микросхемой FPGA.
3.11 Для обмена данными по шине CompactPCI и подключения питания устройство использует разъем P1 в соответствие со спецификацией шины CompactPCI.
Все низкоскоростные цифровые сигналы выведены на разъем P2, как указано в следующей таблице:
22 | NC | NC | NC | NC | NC | NC | NC |
21 | GND | COMM1_RX | COMM2_RX | GND | NC | NC | GND |
20 | GND | COMM1_TX | COMM2_TX | GND | NC | NC | GND |
19 | GND | NC | NC | GND | NC | NC | GND |
18 | GND | VCC33 | VCC50 | GND | NC | RESET | GND |
17 | GND | NC | NC | GND | JTG_TDI | JTG_TMS | GND |
16 | GND | NC | NC | GND | JTG_TCK | JTG_TDO | GND |
15 | GND | NC | NC | GND | JTG_VCC33 | JTG_GND | GND |
14 | GND | NC | NC | GND | NC | NC | GND |
13 | GND | AddOut22 | AddOut23 | GND | AddIn22 | AddIn23 | GND |
12 | GND | AddOut20 | AddOut21 | GND | AddIn20 | AddIn21 | GND |
11 | GND | AddOut18 | AddOut19 | GND | AddIn18 | AddIn19 | GND |
10 | GND | AddOut16 | AddOut17 | GND | AddIn16 | AddIn17 | GND |
9 | GND | AddOut14 | AddOut15 | GND | AddIn14 | AddIn15 | GND |
8 | GND | AddOut12 | AddOut13 | GND | AddIn12 | AddIn13 | GND |
7 | GND | AddOut10 | AddOut11 | GND | AddIn10 | AddIn11 | GND |
6 | GND | AddOut8 | AddOut9 | GND | AddIn8 | AddIn9 | GND |
5 | GND | AddOut6 | AddOut7 | GND | AddIn6 | AddIn7 | GND |
4 | GND | AddOut4 | AddOut5 | GND | AddIn4 | AddIn5 | GND |
3 | GND | AddOut2 | AddOut3 | GND | AddIn2 | AddIn3 | GND |
2 | GND | AddOut0 | AddOut1 | GND | AddIn0 | AddIn1 | GND |
1 | NC | NC | NC | NC | NC | NC | NC |
Z | A | B | C | D | E | F |
Приведенные в таблице обозначения указывают следующее:
- Выводы, обозначенные как NC, к устройству не подключаются.
- Выводы, обозначенные как GND, подключаются к цепи ”корпус” устройства.
- На выводы, обозначенные как VCC33 и VCC50,от цепей питания платы (непосредственно с разъема P1) подается напряжение 3.3V и 5.0V соответственно. Это позволяет запитывать подключаемые к плате внешние устройства. Максимальный ток, потребляемый внешним устройством по этим цепям, не должен превышать 500 mA.
- Вывод, обозначенный как RESET, подключается к соответствующей цепи сброса устройства.
- Выводы, обозначенные как AddOut0… AddOut23, подключаются к соответствующим цепям низкоскоростных цифровых выходов устройства.
- Выводы, обозначенные как AddIn0… AddIn23, подключаются к соответствующим цепям низкоскоростных цифровых входов устройства.
- Выводы, обозначенные как COMM1_RX, COMM1_TX, COMM2_RX, COMM2_TX, подключаются к соответствующим цепям портов RS232.
- Выводы, обозначенные как JTG_TMS, JTG_TDI, JTG_TDO, JTG_TCK предназначены для программирования микросхем FPGA и FLASH ROM по интерфейсу JTAG и подключаются к соответствующим цепям устройства.
Вывод JTG_GND соединяется с цепью ”Корпус” устройства.
На вывод JTG_VCC33 от цепей питания платы подается напряжение 3.3V
Так же печатной плате устройства установлен дополнительный однорядный разъем JTAG. При этом шаг разъема составляет 2.5 mm, а выводы этого дополнительного разъема подключены к соответствующим выводам разъема P2.
4 Живучесть и стойкость к внешним воздействующим факторам.
Устройство по стойкости к внешним воздействиям соответствует требованиям, приведенным в следующей таблице:
Воздействующие факторы | Характеристики воздействующих факторов | Значения воздействующего фактора |
Синусоидальная вибрация | Амплитуда ускорения, g | 2 |
Диапазон частот, Гц | 1-200 | |
Механический удар: многократного действия |
Пиковое ударное ускорение, g | 10 |
Длительность действия ударного ускорения, мс | 5 - 10 | |
Атмосферное пониженное давление | Рабочее, Па (мм рт ст) | 6 ∙104 (450) |
Предельное (при транспортировании в нерабочем состоянии), Па (мм рт ст) | 1,2 ∙ 104 (90) | |
Повышенная температура среды: | рабочая, °С | +55 |
предельная в нерабочем состоянии. °С | +85 | |
Пониженная температура среды:
|
рабочая, °С | -40 |
предельная в нерабочем состоянии. °С | -40 | |
Изменение температуры среды в нерабочем состоянии: | Диапазон изменения температуры, °С | От -40 до +85 |
Повышенная влажность |
Относительная влажность %, при температуре, °С |
98 +25 |
5 Надежность.
Устройство по надежности соответствует требованиям, приведенным в следующей таблице:
Параметр |
Значение параметра |
Наработка на отказ, не менее | 20000 часов |
Технический ресурс в течение 12 лет, не менее | 100 тыс. часов |
6 Транспортировка и хранение.
Устройство выдерживает транспортирование автомобильным, железнодорожным, водным и авиационным транспортом без ограничения количества погрузок-разгрузок и взлетов-посадок (при транспортировании авиационным транспортом).
7 Программные средства устройства.
Под программными средствами устройства понимается тестовый проект и дополнительное программное обеспечение, поставляемые вместе с устройством.
Тестовый проект создан в среде разработки Xilinx Vivado Design Suite для входящей в состав устройства микросхемы FPGA.
В состав дополнительного программного обеспечения входят:
1) Библиотека функций работы с устройством для ОС Windows и Linux c исходными кодами.
2) Описания функций в формате С++ и заголовочные файлы (*.h).
3) Драйвер устройства для ОС Windows и Linux.
4) Демонстрационная программа.
Тестовый проект совместно с дополнительным программным обеспечением позволяет:
- производить запись цифрового потока входных данных в динамическую память устройства,
- осуществлять передачу данных из динамической памяти устройства
в ОЗУ управляющей ЭВМ,
- графически отображать принятые в ОЗУ управляющей ЭВМ данные на мониторе ЭВМ.